

(19) 世界知的所有権機関 国際事務局



I TRANS KANGANTA MENUBUKAN BANKAN KEMINAN BANKAN BANKAN BANKAN BANKAN BANKAN BANKAN BANKAN BANKAN BANKAN BANKA

(43) 国際公開日 2004年7月8日 (08.07.2004)

PCT

(10) 国際公開番号 WO 2004/057757 A1

(51) 国際特許分類7:

H03F 3/217, H03M 3/02

(21) 国際出願番号:

PCT/JP2003/015916

(22) 国際出願日:

2003年12月12日(12.12.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願 2002-369703

> 2002年12月20日(20.12.2002) JР

(71) 出願人(米国を除く全ての指定国について): ソニー株 式会社 (SONY CORPORATION) [JP/JP]; 〒141-0001 東京都 品川区 北品川6丁目7番35号 Tokyo (JP).

(72) 発明者: および

(75) 発明者/出願人 (米国についてのみ): 大栗 一敦 (OHKURI,Kazunobu) [JP/JP]; 〒141-0001 東京都品川 区 北品川6丁目7番35号 ソニー株式会社内 Tokyo (JP). 增田 稔彦 (MASUDA, Toshihiko) [JP/JP]; 〒141-0001 東京都 品川区 北品川6丁目7番35号 ソニー株式会 社内 Tokyo (JP).


(74) 代理人: 中村 友之 (NAKAMURA, Tomoyuki); 〒105-0001 東京都 港区 虎ノ門1丁目2番3号 虎ノ門第一ビ ル9階 三好内外国特許事務所内 Tokyo (JP).

(81) 指定国 (国内): CN, KR, US.

/続葉有/

(54) Title: AUDIO AMPLIFIER

(54) 発明の名称: オーディオアンプ



19...DETECTION

23...SAMPLING RATE CONVERTER

18...DITHER

22...CLOCK GENERATION

(57) Abstract: Noise during muting can be suppressed in an audio amplifier having a D-class power amplifier. The audio amplifier includes a sampling rate converter circuit (23) for sampling-rate converting a digital audio signal S11 into a digital audio signal S23 and a Δ Σ modulation circuit (14) for re-quantizing the digital audio signal S23 into a digital audio signal S14 having a smaller number of bits. The audio amplifier further includes a PWM modulation circuit (15) for converting the digital audio signal S14 into a PWM signal S15 and a D-class power amplifier (16) supplied with this PWM signal S15. Moreover, there are provided a dither signal formation circuit (18) for superimposing a dither signal SDI on the digital audio signal S23 and a circuit (19) for forming a muting signal SDET. During muting, the muting signal SDET stops the input side of the sampling rate converter circuit (23).

D級パワーアンプを有するオーディオアンプにおいて、ミューティング時のノイズを抑制する。 ジタルオーディオ信号S11をデジタルオーディオ信号S23にサンプリングレート変換するサンプリングレートコン パータ回路23と、デジタルオーディオ信号S23をピット数の少ないデジタルオーディオ信号S14に再量子化する ΔΣ変調回路14とを設ける。デジタルオーディオ信号S14をPWM信号S15に変換するPWM変調回路15と、 このPWM信号S15が供給されるD級パワーアンプ16とを設ける。デジタルオーディオ信号S23にディザ信号 SDIを重畳するディザ信号形成回路18と、ミューティング信号 SDETを形成する回



(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, 2文字コード及び他の略語については、 定期発行される CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, 各PCTガゼットの巻頭に掲載されている「コードと略語 NL, PT, RO, SE, SI, SK, TR).

のガイダンスノート」を参照。

添付公開書類:

国際調査報告書

明 細 書

オーディオアンプ

5

15

20

技術分野

この発明は、オーディオアンプに関する。

背景技術

10 オーディオアンプにおいて、その最終段のパワーアンプをいわゆるD級アンプにより構成すれば、全体をデジタル化することができ、デジタルオーディオアンプとすることができる。

図3は、そのようなデジタルオーディオアンプの一例を示す。 すなわち、デジタルオーディオ信号S11が、入力端子11からオーバーサンプリング回路12に供給されて、サンプリング周波数が例えば8倍のデジタル信号S12にオーバーサンプリングされ、このデジタル信号S12が、音量調整用の可変アッテネータ回路13を通じてΔΣ変調回路14に供給され、ビット数を低減したデジタル信号S14に再量子化される。そして、このデジタル信号S14がPWM変調回路15に供給されてPWM信号S15に変換され、このPWM信号S15がD級動作のパワーアンプ16に供給される。

このパワーアンプ 1 6 は、P W M 信号 S 15にしたがって電源 電圧をスイッチングすることにより電力増幅をするスイッチ 25 ング回路と、そのスイッチング出力を平滑することにより D / A 変換および電力増幅されたアナログオーディオ信号を出力

20

するローパスフィルタとから構成される。そして、このパワーアンプ16により電力増幅されたオーディオ信号が、出力端子 17を通じてスピーカ30に供給される。

さらに、システムコントローラ(図示せず)において、音量 制御信号SVOLが形成され、この信号SVOLが可変アッテネータ 回路13にその制御信号として供給される。したがって、音量 調整用のスイッチを操作すると、可変アッテネータ回路13の 減衰レベルが変化してスピーカ30から出力される再生音の 音量が変更される。

10 また、このとき、ΔΣ変調回路 1 4 は量子化誤差のフィード バックループを有しているので、可変アッテネータ回路 1 3 から ΔΣ変調回路 1 4 に供給されるデジタル信号 S 12の内容が ゼロのときでも、ΔΣ変調回路 1 4 からは何らか値を持つデジタル信号 S 14が出力されてしまい、このデジタル信号 S 14が特 定の周波数のノイズ音としてスピーカ 3 0 から出力されてしまう。

そこで、ディザ信号形成回路18において、微小レベルのディザ信号SDIが形成され、このディザ信号SDIがΔΣ変調回路14に供給されて再量子化されるときのデジタル信号S12に重畳される。したがって、可変アッテネータ回路13から出力されるデジタル信号S12の内容がゼロのときでも、ΔΣ変調回路15の実質的な入力信号の内容はゼロにはならないので、ノイズ音の出力されることが抑制される。

さらに、デジタル信号S11を提供するソース機器の切り換え 25 などにより、入力端子11に供給されるデジタル信号S11が切 り換えられたり、途切れたりした場合、デジタル信号S11の同

15

20

期が一時的に乱れ、この同期の乱れがノイズ音としてスピーカ 30から出力されてしまう。

そこで、入力端子11に供給されたデジタル信号S11が非同期検出回路19に供給されてデジタル信号S11の同期の乱れが検出される。そして、この検出信号SDETが回路12~14にミューティング信号として供給され、デジタル信号S11の同期が乱れたとき、信号S12、S14の内容がゼロとされ、この結果、スピーカ30から出力される再生音がミューティングされる。

10 以上が、最終段のパワーアンプ17をD級アンプにより構成 したオーディオアンプの一例である(例えば、特開2002-158543号公報参照)。

ところで、図3に示すようなオーディオアンプの場合、非同期検出回路19の検出信号SDETによりミューティングがかかったとき、ΔΣ変調回路14において、デジタル信号S12がミューティングされると同時に、ディザ信号SDIもミューティングされる。したがって、ミューティング時には、ディザ信号SDIが急激に遮断されることになるので、この急激な遮断によりノイズ信号が発生してしまい、これがスピーカ30からノイズ音として出力されてしまう。

また、ディザ信号SDIは微小レベルであるが、ディザ信号SDIの有無はノイズレベルの違いとして知覚できる。このため、ミューティングがかかると、ディザ信号SDIがミューティングされてノイズレベルが変化するが、入力デジタル信号S11の内容がゼロ(ないし微小レベル)の場合には、そのノイズレベルの変化が知覚されてしまい、違和感を生じてしまう。

F

この発明は、このような問題点を解決しようとするものである。

発明の開示

10

5 この発明においては、例えば、

第1のデジタルオーディオ信号を、これに同期した第1のクロックおよび予め設定された周波数を有する第2のクロックにより、第2のクロックに同期した第2のデジタルオーディオ信号にサンプリングレート変換するサンプリングレートコンバータ回路と、

第 2 のデジタルオーディオ信号をビット数の少ない第 3 の デジタルオーディオ信号に再量子化する Δ Σ 変調回路と、

第3のデジタルオーディオ信号をPWM信号に変換するP WM変調回路と、

15 P W M 変 調 回 路 か ら 出 力 さ れ る P W M 信 号 が 供 給 さ れ る D 級 パ ワ ー ア ン プ と 、

ΔΣ変調回路にディザ信号を供給して上記第3のデジタル オーディオ信号にディザ信号を重畳するディザ信号形成回路 と、

20 ミューティング信号を形成する回路とを有し、

ミューティング 時、ミューティング 信 号 に よ り サ ン プ リ ン グ レートコンバー タ 回 路 の 入 力 側 を 停 止 さ せ る

ようにしたオーディオアンプとするものである。

したがって、ミューティングにおいても、ディザ信号が継続
25 してΔΣ変調回路に供給され、このディザ信号を有するデジタ
ルオーディオ信号が PWM信号にコンバータされて D級パワ

ーアンプに供給される。

図面の簡単な説明

図1は、この発明の一形態を示す系統図である。

5 図 2 は、この発明を説明するための図である。

図3は、この発明を説明するための系統図である。

発明を実施するための最良の形態

図 1 は、この発明によるデジタルオーディオアンプ 1 0 の一 10 例を示し、デジタルオーディオ信号 S 11が、入力端子 1 1 からオーバーサンプリング回路 1 2 に供給される。また、入力端子 1 1 のデジタル信号 S 11が P L L 2 1 に供給されてデジタル信号 S 11に同期し、かつ、そのサンプリング周波数の n 倍の周波数のクロック S PLLが形成され、このクロック S PLLがオーバーサンプリング回路 1 2 にそのオーバーサンプリング用のクロックとして供給される。この場合、オーバーサンプリングの倍率 n は、デジタル信号 S 11のサンプリング周波数に対応して、例えば図 2 に示すような値とされる。

こうして、オーバーサンプリング回路 1 2 において、これに 20 供給されたデジタル信号 S 11は、信号 S 11に同期し、かつ、 n 倍のサンプリング周波数のデジタル信号 S 12にオーバーサンプリングされる。

そして、このデジタル信号 S 12が、サンプリングレートコン バータ回路 2 3 に変換入力として供給される。また、P L L 2 25 1 からのクロック S PLLがサンプリングレートコンバータ回路 2 3 に変換入力側のクロックとして供給される。

10

15

さらに、クロック形成回路 2 2 が、例えば水晶発振回路および分周回路により構成され、このクロック形成回路 2 2 からは、周波数が例えば 49.152 M Hz(= 48 k Hz×1024)で、安定な周波数および位相のクロック S GENが取り出される。そして、このクロック S GENが、サンプリングレートコンバータ回路 2 3 に変換出力側のクロックとして供給される。こうして、サンプリングレートコンバータ回路 2 3 において、これに供給されたデジタル信号 S 12 は、サンプリング 周波数が例えば周波数 384 k Hz(= 48 k Hz×8)で、安定な周波数および位相のデジタル信号 S 23 に変換される。

そして、このサンプリングレートの変換されたデジタル信号 S 23が、音量調整用の可変アッテネータ回路 1 3 に供給され、システムコントローラ(図示せず)からの制御信号 S VOLによりレベルが制御され、このレベルの制御されたデジタル信号 S 12が Δ Σ 変調回路 1 4 に供給され、ビット数を低減したデジタル信号 S 14に再量子化される。なお、このとき、ディザ信号形成回路 1 8 において、微小レベルのディザ信号 S DIが形成され、このディザ信号 S DIが Δ Σ 変調回路 1 4 に供給されるデジタル信号 S 23に重畳される。

- 20 そして、ΔΣ変調回路14により再量子化されたデジタル信号S14が、PWM変調回路15に供給されてPWM信号S15に変換され、このPWM信号S15がD級動作のパワーアンプ16に供給されて電力増幅され、その増幅出力が出力端子17を通じてスピーカ30に供給される。
- 25 なお、このとき、形成回路 2 2 からのクロック S GENが、回路 1 3 ~ 1 5 、 1 8 にそれらのクロックとして供給される。し

20

たがって、サンプリングレートコンバータ回路23の出力側および回路13~15、18は、クロックSGENに同期して動作していることになる。

さらに、入力端子11に供給されたデジタル信号S11が非同期検出回路19に供給されるとともに、PLL21から入力デジタル信号S11のサンプリング周波数に等しく、かつ、同期したクロックが取り出され、このクロックが非同期検出回路19に供給され、入力端子11に供給されたデジタル信号S11の同期の乱れが検出される。

 そして、この検出信号SDETが、オーバーサンプリング回路 12、サンプリングレートコンバータ回路23の入力側および 可変アッテネータ回路13にミューティング信号として供給 され、デジタル信号S11の同期が乱れたとき、信号S12の内容 がゼロとされるとともに、サンプリングレートコンバータ回路 23の入力側の動作が停止させられる。

このような構成によれば、入力端子11に供給されたデジタルオーディオ信号S11は、そのサンプリング周波数にかかわらず、サンプリングレートコンバータ回路23によりサンプリング周波数が384kHzのデジタル信号にサンプリングレート変換され、その後、PWM信号S15に変換されてから電力増幅され、スピーカ30に供給される。

そして、ソース機器の切り換えなどにより、入力端子11に供給されるデジタル信号S11が切り換えられたり、途切れたりした結果、デジタル信号S11の同期が一時的に乱れた場合、この同期の乱れが非同期検出回路19により検出され、その検出信号SDETによりオーバーサンプリング回路12およびサンプ

15

20

25

リングレートコンバータ回路 2 3 の入力側の動作が停止させられる。したがって、検出信号 S DETの期間には、デジタル信号 S 12が遮断されることになる。

しかし、この検出信号 S DETの期間にサンプリングレートコンバータ回路 2 3 の入力側の動作が停止しても、その出力側はクロック S GENが供給されているとともに、動作が継続しているので、サンプリングレートコンバータ回路 2 3 からはデジタル信号 S 23が連続して出力される。ただし、このとき、サンプリングレートコンバータ回路 2 3 の入力側の動作が停止しているとともに、可変アッテネータ回路 1 3 にも検出信号 S DETが供給されているので、可変アッテネータ回路 1 3 から出力されるデジタル信号 S 23の内容はゼロである。

そして、このようなデジタル信号 S 23が Δ Σ 変調回路 1 4 に 供給されるとともに、この Δ Σ 変調回路 1 4 には検出信号 S DE Tは供給されていないので、検出信号 S DETの期間には、 Δ Σ 変調回路 1 4 から内容がゼロのデジタル信号 S 14が出力され、このデジタル信号 S 14が P W M 変調回路 1 5 に供給される。したがって、検出信号 S DETの期間には、入力オーディオ信号 S 11 に対してミューティングがかかったことになる。つまり、検出信号 S DETの期間はミューティング期間である。

以上のようにして、図1に示すデジタルオーディオアンプにおいては、ミューティングが実行されるが、ミューティング期間にも、 Δ Σ 変調回路14にはディザ信号 S DI が供給されているので、これに供給されるデジタル信号 S 23 の内容がゼロであっても、 Δ Σ 変調回路14から特定の周波数のノイズ音となる信号成分の出力されることがない。

10

15

また、ミューティング期間にもディザ信号SDIが Δ Σ 変調回路 1 4 に供給されるので、ミューティングがかかっていないときと、かかっているときとで、ノイズレベルとは等しくなる。したがって、入力デジタル信号S11の内容がゼロ(ないし微小レベル)の場合に、ミューティングがかかっても、ノイズレベルの変化が知覚されて違和感を生じることがない。

さらに、ミューティングがかかっていない状態からミューティングがかかるとき、およびミューティング状態からミューティングが解除されるとき、ディザ信号SDIは継続しているので、ノイズ信号の発生することがなく、スピーカ30からノイズ音の出力されることがない。

[この明細書で使用している略語の一覧]

D / A: Digital to Analog

P L L: Phase Locked Loop

PWM: Pulse Width Modulation

産業上の利用可能性

この発明によれば、入力デジタルオーディオ信号の内容がゼロないし微小レベルの場合にミューティングがかかっても、ノイズレベルの変化が知覚されて違和感を生じることがない。また、ミューティングがかかっていない状態からミューティングがかかるとき、およびミューティング状態からミューティングが解除されるとき、ノイズ信号の発生することがなく、スピーカからノイズ音の出力されることがない。

10

請求の範囲

1. 第1のデジタルオーディオ信号を、これに同期した第1のクロックおよび安定した所定の周波数の第2のクロックにより、該第2のクロックに同期した第2のデジタルオーディオ信号にサンプリングレート変換するサンプリングレートコンバータ回路と、

前記第2のデジタルオーディオ信号をビット数を低減した 第3のデジタルオーディオ信号に再量子化するΔΣ変調回路 と、

前記第3のデジタルオーディオ信号をPWM信号に変換するPWM変調回路と、

前記PWM変調回路から出力される上記PWM信号が供給されるD級パワーアンプと、

15 前記ΔΣ変調回路にディザ信号を供給して上記第3のデジタルオーディオ信号にディザ信号を重畳するディザ信号形成回路と、


ミューティング信号を形成する回路とを有し、

ミューティング時、前記ミューティング信号により前記サン 20 プリングレートコンバータ回路の入力側を停止させる

ようにしたオーディオアンプ。


- 2. 前記ミューティング信号を形成する回路は、前記第1の デジタルオーディオ信号が非同期状態になったとき、これを検 出する非同期検出回路とされ、
- 25 この非同期検出回路の検出信号を上記ミューティング信号 とする

ようにした請求項1に記載のオーディオアンプ。



信号S11のサンプリング周波数	倍率 n
32kHz, 44.1kHz, 48kHz	8 倍
96kHz	4 倍
192kHz	2 倍

Fig. 2





Form DCDGG 4 D10 /----- J -t.--- /1.... 1000\

International application No.
PCT/JP03/15916

		1	PCT/JP	03/15916
A. CLAS	SSIFICATION OF SUBJECT MATTER			
Inc.	.C1' H03F3/217, H03M3/02			
<u> </u>				
According	to International Patent Classification (IPC) or to both n	national classification and	I IPC	
	DS SEARCHED			
Minimum d	documentation searched (classification system followed . C1 H03F3/217, H03M3/02	l by classification symbol	is)	
1	.CI NUSES/ZII, NUSES/UZ			
Documenta	ation searched other than minimum documentation to the	ne extent that such docum	ents are included i	in the fields searched
ULCS	suyo shinan koho 1922–1996	Toroku Jitsuyo	Shinan Koho	1994-2004
	ui Jitsuyo Shinan Koho 1971-2004	4		•
Electronic o	data base consulted during the international search (nan	ne of data base and, when	re practicable, sear	ch terms used)
_		•		•
C. DOCU	JMENTS CONSIDERED TO BE RELEVANT			
Category*	Citation of document, with indication, where ap	nnmnriate, of the relevan	t passages	Relevant to claim No.
A	JP 4-115722 A (Yamaha Corp.)		I passages	1,2
	16 April, 1992 (16.04.92),	<i>,</i>		1,4
	(Family: none)		-	•
A	JP 2002-158543 A (Sony Corp.	.),		1,2
	31 May, 2002 (31.05.02), (Family: none)			, - •
	(ramity: none)			
A	JP 2001-237708 A (Alpine Ele	ectronics, Inc	.),	1,2
	31 August, 2001 (31.08.01), (Family: none)		1	
_				
A	JP 2002-158550 A (Sony Corp. 31 May, 2002 (31.05.02),	.),		1,2.
	(Family: none)			
	1			
.				
Furth	ler documents are listed in the continuation of Box C.	See patent family	- I	
Special	I categories of cited documents:		<u>.</u>	national filing date or
"A" docume conside	ent defining the general state of the art which is not ered to be of particular relevance	priority date and no	of in conflict with the confli	application but cited to
"E" earlier of date	document but published on or after the international filing	"X" document of particular	ular relevance; the cl	nying the invention laimed invention cannot be ed to involve an inventive
"L" docume	ent which may throw doubts on priority claim(s) or which is o establish the publication date of another citation or other	step when the docu	ment is taken alone	•
special	l reason (as specified) sent referring to an oral disclosure, use, exhibition or other	considered to invol	ve an inventive step	aimed invention cannot be when the document is
, means	ent published prior to the international filing date but later	combination being	or more other such o obvious to a person s	skilled in the art
than the	e priority date claimed	"&" document member	of the same patent fa	amily
Date of the a	actual completion of the international search larch, 2004 (04.03.04)	Date of mailing of the i	nternational search	report
• •	atom, 2001 (01.03.04)	10 March,	2004 (16.0	J3.U4)
Name and m	nailing address of the ISA/	Authorized officer		
Japanese Patent Office		- Comonical Office		
Facsimile No.		Telephone No.		





国際出願番号 PCT/JP03/15916

		<u></u>		
A. 発明の Int.	属する分野の分類(国際特許分類(I P C)) C l ⁷ H O 3 F 3 / 2 1 7 H O 3 M 3	3/02		
B. 調査を1	· ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・			
調査を行った。	表小限資料(国際特許分類(IPC))			
Int.	C1' H03F3/217 H03M3			
最小限資料以外	外の資料で調査を行った分野に含まれるもの			
日本国第	其用新案公報 1922-1996年 公開実用新案公報 1971-2004年			
日本国3	登録実用新案公報 1994-2004年			
	其用新案登録公報 1996-2004年			
国際調査で使用	用した電子データベース (データベースの名称)	、調査に使用した用語)		
C. 関連する	5と認められる文献			
引用文献の カテゴリー*	引用で献え、及び一部の答示が即事ナス	1. + 1.1 7 O BEN'TE L 7 Mary	関連する	
A	引用文献名 及び一部の箇所が関連する JP 4-115722 A (ヤマ)		請求の範囲の番号	
	1992. 04. 16	(林氏云红)	1, 2	
	(ファミリーなし)			
A	ID 2002 150540 A	()		
A.	JP 2002-158543 A 2002. 05. 31	(ソニー株式会社)	1, 2	
	(ファミリーなし)			
		· .		
X C欄の続き	とにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。	
* 引用文献の	ウカテゴリー	の日の後に公表された文献		
IA」符に関連 もの	車のある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公表さ 出願と矛盾するものではなく、系	れた文献であって	
「E」国際出願	負目前の出願または特許であるが、国際出願日	の理解のために引用するもの		
以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみで発明 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの				
日若しく	(は他の特別な理由を確立するために引用する)	「Y」特に関連のある文献であって、当	貧文献と他の1以	
「〇」口頭によ	る開示、使用、展示等に言及する文献	上の文献との、当業者にとって自 よって進歩性がないと考えられる	明である組合せに よの	
「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献				
国際調査を完了	した日 04.03.2004	国際調査報告の発送日 16.3.	2004	
国際調査機関の	名称及びあて先	特許庁審査官 (権限のある職員)	5W 9196	
日本国	明特許庁 (ISA/JP) B便番号100-8915	佐藤 敬介		
		電話番号 03-3581-1101	内線 3574	



国際出願番号 PCT/JP03/15916

C (続き). 引用文献の	関連すると認められる文献				
カテゴリー*	引用文献名 及び一部の箇所が関連するときに	関連する 請求の範囲の番号			
A	JP 2001-237708 A (アル 2001. 08. 31 (ファミリーなし)		1, 2		
A	JP 2002-158550 A (ソニ 2002. 05. 31 (ファミリーなし)	一株式会社)	1, 2		
		·			
		·	·		